Щоб допомогти моделювати пам’ять, Verilog забезпечує підтримку двовимірних масивів. Поведінкові моделі спогадів моделюються оголошення масиву реєстрових змінних; до будь-якого слова в масиві можна отримати доступ за допомогою індексу в масиві. Для доступу до дискретного біта в масиві потрібна тимчасова змінна.
Нижче наведено опис інструкцій, реалізованих у Verilog:
- Додайте: R[rd] = R[rs] + R[rt]
- Відняти: R[rd] = R[rs] – R[rt]
- І: R[rd] = R[rs] & R[rt]
- Або: R[rd] = R[rs] | R[rt]
- SLT: R[rd] = 1, якщо R[rs] < R[rt], інакше 0.
- Молодший: PC=R[rs]
- Lw: R[rt] = M[R[rs]+SignExtImm]
- Sw : M[R[rs]+SignExtImm] = R[rt]
Оперативна пам'ять – це тимчасова пам'ять, яка використовується в процесорі або цифровій системі, яка потребує більшого обсягу пам'яті для зберігання тимчасових даних.
Синтаксис Verilog Verilog дозволяє ініціалізувати пам'ять із текстового файлу з шістнадцятковими або двійковими значеннями: $readmemh("шістнадцятковий_файл_пам'яті. mem", масив_пам'яті, [початкова_адреса], [кінцева_адреса])
Фрагмент пам’яті комп’ютера можна представити за допомогою ряд 0 і 1, з однією цифрою для кожного біта пам'яті; значення 1 означає біт «увімкнено», а 0 — біт «вимкнено». Ця нотація описується як двійкова форма.